CMOS集成电路闩锁效应

作品简介

本书通过具体案例和大量彩色图片，对CMOS集成电路设计与制造中存在的闩锁效应（Latch-up）问题进行了详细介绍与分析。在介绍了CMOS集成电路寄生效应的基础上，先后对闩锁效应的原理、触发方式、测试方法、定性分析、改善措施和设计规则进行了详细讲解，随后给出了工程实例分析和寄生器件的ESD应用，为读者提供了一套理论与工程实践相结合的闩锁效应测试和改善方法。

本书面向从事微电子、半导体与集成电路行业的朋友，旨在给业内人士提供简单易懂并且与实际应用相结合的图书，同时也适合相关专业的本科生和研究生阅读。

温德通编著。

作品目录

• 写作缘由与编写过程
• 致谢
• 第1章 引言
• 1.1 闩锁效应概述
• 1.2 闩锁效应的研究概况(^{[6]})
• 1.3 小结
• 参考文献
• 第2章 CMOS集成电路寄生双极型晶体管
• 2.1 双极型晶体管原理(^{[1]})
• 2.2 CMOS集成电路中的寄生效应
• 2.3 小结
• 参考文献
• 第3章 闩锁效应的分析方法
• 3.1 闩锁效应的分析技术
• 3.2 两种结构的闩锁效应简介
• 3.3 小结
• 参考文献
• 第4章 闩锁效应的物理分析
• 4.1 闩锁效应的触发机理分类
• 4.2 闩锁效应的触发方式(^{[1]})
• 4.3 小结
• 参考文献
• 第5章 闩锁效应的业界标准和测试方法
• 5.1 JEDEC概述
• 5.2 闩锁效应的测试(^{[1]})
• 5.3 与无源元件相连的特殊管脚
• 5.4 闩锁失效判断
• 5.5 实际案例
• 5.6 小结
• 参考文献
• 第6章 定性分析闩锁效应
• 6.1 实际工艺定性分析
• 6.2 特定条件定性分析
• 6.3 小结
• 第7章 触发闩锁效应的必要条件
• 7.1 物理条件
• 7.2 电路偏置条件
• 7.3 小结
• 第8章 闩锁效应的改善方法
• 8.1 版图级抗闩锁措施(^{[1]})
• 8.2 工艺级抗闩锁措施(^{[1]})
• 8.3 电路级抗闩锁措施
• 8.4 小结
• 参考文献
• 第9章 闩锁效应的设计规则
• 9.1 IO电路的设计规则(^{[1]})
• 9.2 内部电路的设计规则(^{[1]})
• 9.3 小结
• 参考文献
• 第10章 闩锁效应的实例分析
• 10.1 器件之间的闩锁效应
• 10.2 器件与阱之间的闩锁效应
• 10.3 闩锁效应测试击毁Poly电阻
• 10.4 小结
• 第11章 寄生器件的ESD应用
• 11.1 寄生NPN的ESD应用
• 11.2 寄生PNPN的ESD应用
• 11.3 小结
• 总结
• 附录 集成电路制造工业常用缩略语及中文释义