Vivado从此开始（第2版）

作品简介

本书涵盖了Vivado的四大主题：设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的资料。本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。

高亚军，Xilinx资深战略应用工程师。多年来使用Xilinx FPGA实现数字处理算法，精通Xilinx FPGA器件架构，对开发工具Vivado/Vitis HLS/System Generator的实战经验深厚。

作品目录

• 内容简介
• 前　言
• 第1章　FPGA技术分析
• 1.1　FPGA内部结构分析
• 1.2　FPGA设计流程分析
• 1.3　Vivado概述
• 参考文献
• 第2章　设计综合
• 2.1　常用综合选项的设置
• 2.2　合理使用综合属性
• 2.3　out-of-context（OOC）综合模式
• 2.4　综合后的设计分析
• 参考文献
• 第3章　设计实现
• 3.1　理解实现策略
• 3.2　理解物理优化
• 3.3　增量实现
• 3.4　实现后的设计分析
• 3.5　生成配置文件
• 3.6　下载配置文件
• 参考文献
• 第4章　设计验证
• 4.1　行为级仿真
• 4.2　实现后的时序仿真
• 4.3　使用VLA（Vivado Logic Analyzer）
• 4.4　使用add_probe
• 参考文献
• 第5章　IP的管理
• 5.1　定制IP
• 5.2　IP的两种生成文件形式：xci和xcix
• 5.3　对IP的几个重要操作
• 5.4　IP的属性与状态
• 5.5　IP的约束
• 5.6　封装IP
• 参考文献
• 第6章　约束的管理
• 6.1　基本时序理论
• 6.2　两类基本约束
• 6.3　两种时序例外
• 6.4　从UCF到XDC
• 6.5　时序约束编辑辅助工具
• 6.6　关于约束文件
• 参考文献
• 第7章　Tcl在Vivado中的应用
• 7.1　Vivado对Tcl的支持
• 7.2　Vivado中Tcl命令的对象及属性
• 7.3　Tcl命令与网表视图的交互使用
• 7.4　典型应用
• 7.5　其他应用
• 参考文献