深入理解OpenRISC体系结构

作品简介

这是一本介绍OpenRISC体系结构的图书。通读对本书的阅读，读者不仅可以获得计算机体系结构设计的基础理论知识，还可以掌握动手设计处理器的基本技能，迈入CPU设计的大门。本书的内容大致可分为三部分，即知识储备、实例分析和动手实践。其中第一部分着重介绍了体系结构设计中的概念、并行技术、局部性原理，以及进行计算机体系接结构设计的一般流程。第二部分，以OpenRISC为分析对象，深入分析了开源CPU数据通路、控制通路和存储器层次组织的实际实现，对研究体系结构设计具有很高的现实意义和实际价值。此外本部分还介绍了以OpenRISC为基础的ORPSoC的很多设计细节。第三部分，介绍如何运用前面的积累设计一个简单的RISC核，以及设计的仿真和FPGA验证。本书适合急于了解和掌握体系结构设计基础，对开源CPU内部实现充满好奇，并想动手设计属于自己CPU的读者，以及从事嵌入式开发的技术人员。此外，本书还可作为对计算机体系结构设计感兴趣的电子工程类、自动控制类、计算机类的高年级本科生和研究生的参考用书。

甄建勇 著

作品目录

• 深入理解OpenRISC体系结构
• 前言
• 第1章　绪论
• 1.1　概述
• 1.2　计算机漫谈
• 1.3　计算机体系结构
• 1.4　并行技术
• 1.5　局部性原理
• 1.6　计算机的评价
• 1.7　设计流程
• 1.8　OpenRISC
• 1.9　小结
• 1.10　习题
• 第2章　基于OpenRISC的开发
• 2.1　概述
• 2.2　项目描述
• 2.3　开发环境的构建
• 2.4　硬件的开发
• 2.5　驱动程序的开发
• 2.6　FPGA板级验证
• 2.7　硬件与软件的比较
• 2.8　ORPSoC与or1200
• 2.9　小结
• 2.10　习题
• 第3章　数据通路设计
• 3.1　概述
• 3.2　数据通路
• 3.3　OpenRISC的数据通路整体架构分析
• 3.4　取指
• 3.5　译码
• 3.6　执行
• 3.7　访存
• 3.8　写回
• 3.9　设计一个简单的除法器
• 3.10　小结
• 3.11　习题
• 第4章　控制通路设计
• 4.1　概述
• 4.2　控制通路的复杂性
• 4.3　OR的控制通路设计分析
• 4.4　OR的异常处理
• 4.5　OR的调试系统
• 4.6　基于or1200的中断实验
• 4.7　小结
• 4.8　习题
• 第5章　存储器组织
• 5.1　概述
• 5.2　TLB与Cache
• 5.3　OR的存储器组织
• 5.4　自己设计一个简单的Cache
• 5.5　小结
• 5.6　习题
• 第6章　自己设计一个简单的CPU
• 6.1　概述
• 6.2　层次建模
• 6.3　可综合代码风格
• 6.4　一个简单CPU的设计、实现、仿真与综合
• 6.5　小结
• 6.6　习题
• 附录A　常用公式和定律
• 附录B　wishbone
• B.1　总线协议
• B.2　总线仲裁
• 附录C　状态机的4种写法
• 附录D　跨时钟域信号的同步
• 附录E　推荐阅读
• 参考文献
• 后记